

- For more records, click the Records link at page end.
- To change the format of selected records, select format and click Display Selected.
- To print/save clean copies of selected records from browser click Print/Save Selected.
- To have records sent as hardcopy or via email, click Send Results.

☒ Select All
☒ Clear Selections

Print/Save Selected

Send Results

Display Selected

Format

Full

1. ☐ 1/19/1

05436193 **Image available**

FORMATION OF INSULATING FILM AND SEMICONDUCTOR DEVICE

Pub. No.: 09-050993 [JP 9050993 A]

Published: February 18, 1997 (19970218)

Inventor: KOBAYASHI TOMOKO

FUKUYAMA SHUNICHI

NAKADA YOSHIHIRO

Applicant: FUJITSU LTD [000522] (A Japanese Company or Corporation), JP (Japan)

Application No.: 07-202046 [JP 95202046]

Filed: August 08, 1995 (19950808)

INTL CLASS: International Class: 6] H01L-021/312; H01L-021/316; H01L-021/3205; H01L-


JAPIO Class: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO Keyword: R004 (PLASMA)

ABSTRACT

PROBLEM TO BE SOLVED: To obtain a film having a low dielectric constant by treating an insulating substrate and composed of an organic silicon compound with fluorine plasma and, successively,


SOLUTION: Firstly, the xylene solution of polycarbosilane is applied to the surface of a silicon (Si) having a thickness of 5,000 angstroms by using a spin coating method. After applying the solution, the solvent solution is removed by drying the solution in an inert gas atmosphere. Then the applied film is treated at 1.0 Torr with a down-flow type plasma generator of 1.5kW in output by using nitrogen trifluoride as process gas. Successively, the film is treated with oxygen plasma with a barrel type plasma generator by using oxygen (O₂) and argon (Ar) gases as process gases. Even when the film is subjected to a crack is generated in the film. In addition, the dielectric constant of the insulating film thus formed on the film is 2.5, which is lower than 4 of SiO₂.



#99-261

"Plasma Treatment for

Dry Low k film"



CLIPPEDIMAGE= JP409050993A

PAT-NO: JP409050993A

DOCUMENT-IDENTIFIER: JP 09050993 A

TITLE: FORMATION OF INSULATING FILM AND SEMICONDUCTOR DEVICE

PUBN-DATE: February 18, 1997

INVENTOR-INFORMATION:

NAME

KOBAYASHI, TOMOKO

FUKUYAMA, SHUNICHI

NAKADA, YOSHIHIRO

ASSIGNEE-INFORMATION:

NAME

FUJITSU LTD

COUNTRY

N/A

APPL-NO: JP07202046

APPL-DATE: August 8, 1995

INT-CL (IPC): H01L021/312;H01L021/316 ;H01L021/3205 ;H01L021/768

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a film having a low dielectric constant by treating an insulating film formed on a substrate and composed of an organic silicon compound with fluorine plasma and, successively, with oxygen plasma.

SOLUTION: Firstly, the xylene solution of polycarbosilane is applied to the surface of a silicon (Si) substrate 1 to a thickness of 5,000 \AA ; by using a spin coating method. After applying the solution, the solvent contained in the solution is removed by drying the solution in an inert gas atmosphere. Then the applied film is treated with plasma at 1.0Torr with a down-flow type plasma generator of 1.5kW in output by using nitrogen trifluoride (NF_3) as a process gas. Successively, the film is treated with oxygen plasma with a barrel type plasma generator of 400W in output by using oxygen (O_2)

and argon (Ar) gases as process gases. Even when the film is subjected to these treatment, no crack is generated in the film. In addition, the dielectric constant of the insulating film thus formed measured by forming electrodes on the film is 2.5, which is lower than 4 of SiO₂.

COPYRIGHT: (C)1997,JPO

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-50993

(43) 公開日 平成9年(1997)2月18日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/312			H 0 1 L 21/312	C
21/316			21/316	G
21/3205			21/88	K
21/768			21/90	S
				P
審査請求 未請求 請求項の数4 OL (全 4 頁)				

(21) 出願番号 特願平7-202046
 (22) 出願日 平成7年(1995)8月8日

(71) 出願人 00005223
 富士通株式会社
 神奈川県川崎市中原区上小田中4丁目1番
 1号
 (72) 発明者 小林 倫子
 神奈川県川崎市中原区上小田中1015番地
 富士通株式会社内
 (72) 発明者 福山 俊一
 神奈川県川崎市中原区上小田中1015番地
 富士通株式会社内
 (72) 発明者 中田 義弘
 神奈川県川崎市中原区上小田中1015番地
 富士通株式会社内
 (74) 代理人 弁理士 井桁 貞一


(54) 【発明の名称】 絶縁膜形成方法と半導体装置

(57) 【要約】

【目的】 本発明は半導体集積回路の多層配線における絶縁膜形成方法に関し、層間絶縁膜として低誘電率で下地段差を平坦化しつつ、且つ絶縁性、耐湿性、耐熱性の優れた膜を得る。

【構成】 基板上に形成された有機珪素化合物からなる絶縁膜を弗素プラズマ処理し、続いて、該絶縁膜を酸素プラズマ処理する。

本発明の第1の実施例に用いた装置の
 模式断面図



(2)

特開平9-50993


1

2

【特許請求の範囲】

【請求項1】 基板上に形成された有機珪素化合物からなる絶縁膜を弗素プラズマ処理し、続いて、該絶縁膜を酸素プラズマ処理することを特徴とする絶縁膜形成方法。

【請求項2】 前記プラズマ処理はいずれもラジカル反*



R_1 : $C_1 \sim C_4$ の炭化水素基

R_2 : H基または炭化水素基

R_3 : H基または炭化水素基

【I】

【請求項4】 請求項1記載の絶縁膜が半導体基板上に層間絶縁膜または絶縁保護膜として形成されてなることを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、半導体集積回路の多層配線における絶縁膜形成方法に関する。近年、高速デバイスの実現を目的として、多層絶縁膜に用いるための低誘電率で、且つ平坦性の優れたクラックのない耐湿性の強い絶縁膜が求められている。

【0002】本発明の絶縁膜形成方法により、下地凹凸を有する基板、例えばIC、LSI等の集積度の高い半導体装置の多層配線形成において、層間絶縁膜として低誘電率で下地段差を平坦化しつつ、且つ絶縁性、耐湿性、耐熱性の優れた膜を用いることができる。 ※

$$C = \epsilon_0 \epsilon_r S / d$$

(Sは電極面積、 ϵ_0 は真空の誘電率、dは膜厚)従って、配線遅延を少なくするには、層間絶縁膜の低誘電率化が有効な手段となる。

【0006】従来、層間絶縁膜の材料としては、二酸化シリコン(SiO_2)、窒化シリコン(Si_3N_4)、珪酸ガラス(PSG)等の無機膜、あるいはポリイミド、シリコーン樹脂などの有機系高分子絶縁材料、またはこれらの積層体が用いられてきた。

【0007】CVD系材料で、最も誘電率の低い SiO_2 で約4であり、低誘電率CVD膜として検討されている $SiOF$ で約3~3.5であるが、吸湿による誘電率の上昇という問題がある。

【0008】また、比較的誘電率の低いとされている有機系高分子材料は、酸素(O_2)プラズマ処理において有機基が酸化されてクラックを生じるという欠点を有している。

【0009】また、 O_2 プラズマ処理において酸化分解を起こさない膜にテフロンが知られているが、耐熱性に弱く熱処理で分解するという問題がある。そのため、信頼性の点でより特性の優れた材料が要求される。

【0010】

【発明が解決しようとする課題】ポリイミド、シリコーン樹脂に代表される有機系高分子材料は、低誘電率の層★50

*応に行うことを特徴とする請求項1記載の絶縁膜の製造方法。

【請求項3】 前記有機珪素化合物は下記I式記載の化学式からなることを特徴とする請求項1または2記載の絶縁膜の製造方法。

※【0003】

【従来の技術】半導体集積回路の集積度の向上にともない、素子形成後の表面段差が大きくなるとともに、配線の微細化による配線容量の低下を防ぐために、配線を厚くする必要に迫られ、配線後の段差も激しくなる傾向にある。

【0004】このため、多層配線を形成する上で、優れた平坦性が得られる層間絶縁膜の形成方法が必要となっている。一方、配線遅延(T)は、配線抵抗(R)と配線間の容量(C)に影響を受け下記II式で表される。

【0005】

$$T = 1 / 2RCI^2 \quad (I \text{ は配線長}) \quad \text{【II】}$$

尚II式において、 ϵ (誘電率)とCとの関係をIII式に示す。

【III】

★間絶縁材料として広く導入が検討されているが、多層配線工程における O_2 プラズマ処理によって有機基が酸化され、膜からの脱ガスを生じるために不良の原因となる。

【0011】また、酸化による歪みからクラックを生じるという欠点を有している。一方、従来から無機膜を形成する方法として用いられてきたCVD法は、真空系など高価な装置が必要であり、しかも、爆発性、毒性の高い原料を使用するという欠点がある。

【0012】本発明の目的は、上記に説明したこれらの幾つかの欠点を解消して優れた層間絶縁膜を開発することであり、更に従来の膜に比べて低誘電率の膜を提供することにある。

【0013】

【課題を解決するための手段】本発明では、上記問題点を解決するために、有機珪素化合物を成膜した後、弗素プラズマで処理し、続いて酸素プラズマで処理することの特徴としている。

【0014】すなわち、本発明の目的は、基板上に形成された有機珪素化合物からなる絶縁膜を弗素プラズマ処理し、続いて、該絶縁膜を酸素プラズマ処理することにより達成される。

【0015】本発明により、ベースとなる有機珪素化合

(3)

特開平9-50993

3

4

物の特性を低下させずに低誘電率の膜が形成でき、高速デバイスの製造が可能となり、さらに平坦性、絶縁性に優れた膜が形成出来る。また、弗素化により酸素プラズマ耐性も付与できる特徴がある。

【0016】

【作用】本発明に係わる有機珪素化合物は、 $-Si-O$ 結合（Oを含むもの）を有するようなシロキサンのような化合物を含まなければ、特に限定されない。

【0017】本発明に係わる絶縁膜は成膜した有機珪素化合物に先ず弗素プラズマ処理を行って、絶縁膜中に弗素を導入するとともに、絶縁膜の弗素化後、次の O_2 プラズマ処理を施すことにより、絶縁膜中の弗素濃度を均一化できるので、信頼性の高い低誘電率の膜が形成できる。

【0018】また、本発明に係わる絶縁膜は、酸素プラズマ耐性を付与できるので、無機膜と同等のプロセスで多層配線の形成が可能となり、更に、膜の物理的特性は使用する有機珪素化合物によるため、平坦性、絶縁性の優れた膜が得られ、半導体集積回路の層間絶縁膜として有効である。

【0019】また、半導体集積回路に限らず、薄膜回路基板の表面平坦化や絶縁層としても同様の効果が得られる。

【0020】

【実施例】図1は本発明の第1の実施例に用いた装置の模式断面図である。図において、1は基板、2は高周波電源、3はヒータ内蔵の基板ステージ、4は真空チャンバ、5はガス導入管、6は弗素プラズマ、7は活性種（ラジカル）である。

【0021】本発明の第1の実施例について説明する。先ず、シリコン（Si）の基板1上にスピンコート法によりポリカルボシランのキシレン溶液を5,000Åの厚さに塗布する。塗布後、不活性ガス雰囲気中で溶剤乾燥を行う。

【0022】次に、図1に示すダウンフロー型プラズマ発生装置を用い、出力1.5kw、処理ガスに三弗化窒素（ NF_3 ）を用い、1.0 Torrでプラズマ処理を行う。

【0023】続いて、バレル型プラズマ発生装置を用い、出力400w、処理ガスに酸素（ O_2 ）とアルゴン（Ar）ガスを用いて酸素プラズマ処理を行う。この処理により、処理された絶縁膜にクラックの発生はみられなかった。また、この絶縁膜上に電極を形成し、誘電率を測定した結果、 SiO_2 膜の4に比べて、2.5と低い値が得られた。

【0024】更に、この絶縁膜を大気中に一週間放置した後、誘電率を再度測定した結果、誘電率の上昇は見られず安定していた。次に、本発明の第2の実施例について説明する。

【0025】第1の実施例と同様の条件で、5段のリングオシレータを形成した基板上に薄膜を形成し、リングオシレータが5段に直列に接続するようにスルーホールを形成、二層目までの層間絶縁膜を形成した。

【0026】本発明の第3の実施例について説明する。第1の実施例と同様に、Siの基板1上にスピンコート法によりポリカルボシランのキシレン溶液を5,000Åの厚さに塗布する。塗布後、不活性ガス雰囲気中で溶剤乾燥を行う。

【0027】次に、図1に示すダウンフロー型プラズマ発生装置を用い、出力1.5kw、処理ガスに四弗化炭素（ CF_4 ）を用い、1.0 Torrでプラズマ処理を行う。

【0028】続いて、バレル型プラズマ発生装置を用い、出力400w、処理ガスに O_2 とArガスを用いて酸素プラズマ処理を行う。この処理により、処理された絶縁膜にクラックの発生は第1の実施例と同様に見られなかった。また、この絶縁膜上に電極を形成し、誘電率を測定した結果も2.5と低い値が得られた。

【0029】また、比較材料として、従来のTEOS-酸化膜を用いた基板を作成した。それぞれの基板で配線遅延を測定した結果、本発明による絶縁膜を用いた基板は、従来の比較した基板より約25%も配線遅延の短縮が可能であることがわかった。

【0030】

【発明の効果】以上説明したように、本発明により、低誘電率で下地段差平坦能力に優れた、信頼性の高い絶縁膜を得ることができ、半導体装置の性能向上に寄与するところが大い。

【図面の簡単な説明】

【図1】 本発明の第1の実施例に用いた装置の模式断面図

【符号の説明】

図において

- 1 基板
- 2 高周波電源
- 3 ヒータ内蔵の基板ステージ
- 4 真空チャンバ
- 5 ガス導入管
- 6 弗素プラズマ
- 7 活性種（ラジカル）

(4)

特開平9-50993

【図1】

本発明の第1の実施例に用いた装置の
様式断面図

